طراحی یک ناقل جریان cmos ولتاژ و توان پایین به منظور کنترل مد جریانی مدولاسیون pwm

pwm مدولاسیونی است که در آن سیگنال خروجی مدوله شده پالسی با فرکانس ثابت و duty cycle آن متناسب با سیگنال ورودی است. این نوع مدولاسیون کاربردهای زیادی در مدارهای کنترل الکترونیکی، الکترونیک قدرت، اندازه گیری و نسل سوم و چهارم تلفن های همراه دارد. متداول ترین روش پیاده سازی pwm مقایسه سیگنال ورودی با سیگنال دندانه اره ای است که می تواند بصورت آنالوگ یا دیجیتال تولید شود. بنابراین سیگنال pwm به دو صورت تقسیم می شود: pwm زمان پیوسته یا natural pwm (npwm) و pwm زمان گسسته یا uniform pwm (upwm). اگرچه upwm مزایایی از قبیل حساسیت کمتر به تغییرات المان ها و قابلیت برنامه ریزی دارد، ولی aliasing ناشی از سوئیچینگ و اعوجاج هارمونیکی ناشی از اثرات کوانتیزاسیون زمانی روی اعوجاج درون باند تأثیر منفی می گذارد. به منظو کاهش این اثرات باید فرکانس سوئیچینگ افزایش یابد و به همین دلیل npwm ارجحیت خواهد داشت. بیشتر ساختارهای npwm بر پایه تقویت کننده عملیاتی مد ولتاژ (voa) هستند. ولی این تقویت کننده ها دارای محدودیت هایی نظیر حاصل ضرب پهنای باند در بهره ثابت و نرخ چرخش محدود هستند که باعث کاهش عملکرد کلی می شوند. در این پایان نامه یک npwm مد جریان طراحی می شود که در آن یک سلف اکتیو بر اساس ناقل جریان (ccii) به عنوان تولید کننده موج مثلثی جریان (tcwg) مورد استفاده قرار می گیرد و یک مقایسه کننده جریان برای مقایسه جریانهای مثلثی و مرجع به tcwg متصل می شود و سیگنال pwm خروجی را تولید می کند. در نهایت بلوک طراحی شده به کمک hspice در تکنولوژی cmos 0.18?m و ولتاژ تغذیه 1.5± ولت شبیه سازی شده است. در ناقل جریان طراحی شده میزان توان مصرفی µw53 و پهنای باند دنبال کننده ولتاژ و دنبال کننده جریان به ترتیب mhz40 و mhz380 است. در مدار تولید کننده موج مثلثی جریان پیشنهادی فرکانس کار، mhz5 است. که به منظور مقایسه با جریان مرجع به مقایسه کننده جریان اعمال می شود.